Uma linha de montagem não espera um carro ficar pronto para começar o próximo, e o pipeline faz o mesmo com as instruções. Veremos os estágios, os hazards que travam a linha, o cálculo do speedup, os barramentos que ligam CPU, memória e periféricos e a unidade de controle.
Um processador hipotético de 12 bits, com 15 instruções, serve de modelo para acompanhar o ciclo de instrução completo. Executamos LDA e ADD registrador por registrador, codificamos instruções em hexadecimal e escrevemos programas em assembly com desvios e laços.
Um processador de 2 GHz pode executar mais instruções por segundo que um de 3 GHz. Para entender por quê, abrimos a CPU: UAL, unidade de controle, registradores, flags, decodificador e relógio, e os microeventos do ciclo de busca em notação formal.
Você aperta Enter e o resultado aparece três décimos de segundo depois. Nesse intervalo, o processador buscou centenas de milhões de instruções na memória. Esta série de 13 artigos explica como: memória, cache, CPU, pipeline, representação de dados e execução de programas.
